A test pattern generator and a method of generating a test pattern. The
method includes converting a test pattern into a program and simulating
the program to produce a test pattern. The test pattern is applied to a
test circuit to obtain simulated test results. The program is written to a
memory unit. The test circuit is tested using the program inside the
memory unit to produce actual test results. The simulated test results and
the actual test results are compared. If the simulated and the actual
results match each other, the test circuit is repeatedly test using the
test pattern until no delay between loop backs is found. However, if there
is a mismatch between the simulated and the actual results, the program is
adjusted and the test circuit re-tested until a match between the
simulated results and the actual results is found.
Un generatore di modello di prova e un metodo di generazione del modello di prova. Il metodo include convertire un modello di prova in programma e la simulazione del programma per produrre un modello di prova. Il modello di prova si applica ad un circuito della prova per ottenere i risultati della prova simulati. Il programma è scritto ad un'unità di memoria. Il circuito della prova è esaminato usando il programma all'interno dell'unità di memoria per fornire i risultati reali della prova. I risultati della prova simulati ed i risultati della prova reali sono confrontati. Se i risultati simulati e reali si abbinano, il circuito della prova è ripetutamente prova usando il modello di prova fino a che nessun non faccia ritardare fra le parti posteriori del ciclo sia trovato. Tuttavia, se ci è un disadattamento fra i risultati simulati e reali, il programma è registrato ed il circuito della prova riprovato fino ad un fiammifero fra i risultati simulati ed i risultati reali è trovato.
