Clock switching circuitry for jitter reduction

   
   

Clock switching circuitry includes a clock switching control circuit for temporarily storing a clock select signal, which is input from the outside for selecting one of a plurality of clock signals different in phase from each other. The clock switching control circuit then outputs the clock select signal in accordance with the change in the level of a timing signal that switches the clock signals. A clock output circuit outputs one of the clock signals selected in accordance with the clock select signal. A masking circuit generates the timing signal while masking it to a preselected level by taking account of changes in the levels of the clock signals.

Het de omschakelingsschakelschema van de klok omvat een de controlekring van de klokomschakeling voor tijdelijk het opslaan van een klok uitgezocht signaal, dat van de buitenkant voor het selecteren van één van een meerderheid van kloksignalen verschillend in fase van elkaar wordt ingevoerd. De output van de de controlekring van de klokomschakeling toen het klok uitgezochte signaal overeenkomstig de verandering in het niveau van een timingssignaal dat de kloksignalen schakelt. Een kringsoutput één van de klokoutput van de kloksignalen die overeenkomstig het klok uitgezochte signaal worden geselecteerd. Een maskerende kring produceert het timingssignaal terwijl het maskeren van het op een voorgeselecteerd niveau door met veranderingen in de niveaus van de kloksignalen rekening te houden.

 
Web www.patentalert.com

< Semiconductor memory device using open data line arrangement

< Optical branching device

> Air cleaning apparatus and method for cleaning air

> Optical disk using groove recording system

~ 00156