A content addressable memory (CAM) cell includes a memory cell storing data
values. The memory cell includes a surrounding-gate thyristor and an
access transistor. The CAM cell also includes a compare circuit coupled
among the memory cell and a match line. The compare circuit receives data
and comparand data and affects a logical state of a match line in response
to a predetermined relationship between the data and comparand data. The
compare circuit includes a first transistor set coupled for conduction
state control by signals representative of the data, and a second
transistor set coupled for conduction state control by signals
representative of the comparand data.
Cel een van het inhouds adresseerbare geheugen (CAM) omvat een geheugencel die gegevenswaarden opslaat. De geheugencel omvat om*ringen-poortthyristor en een toegangstransistor. De CAM cel omvat ook vergelijkt kring die onder de geheugencel en een gelijkelijn wordt gekoppeld. Vergelijk kring ontvangt gegevens en comparand gegevens en beïnvloedt een logische staat van een gelijkelijn in antwoord op een vooraf bepaald verband tussen de gegevens en comparand gegevens. Vergelijk kring omvat een eerste transistorreeks die voor de controle van de geleidingsstaat door signalen representatief voor de gegevens wordt gekoppeld, en een tweede transistorreeks die voor de controle van de geleidingsstaat door signalen representatief voor de comparandgegevens wordt gekoppeld.
