Packaged surface mount (SMT) chips having matched top contacts and bottom
contacts are stacked. Chip features are selected to provide the desired
connectivity between chip layers with a greater ease of manufacture. In
one embodiment, additional spacing and routing layers are optionally
provided between layers. In another, chips are differentiated by
optionally providing different conductor and/or nonvolatile cell
configurations. In yet another, a minority of a substrate's contacts are
configured for aligning with a dielectric region of a spacing layer or
substrate to create very low capacitance signal paths between stacked
chips.
Упакованные поверхностные обломоки держателя (SMT) сопрягая верхнюю часть контактируют и контакты дна штабелированы. Характеристики обломока выбраны для того чтобы обеспечить заданный connectivity между слоями обломока с большой легкостью изготовления. В одном воплощении, дополнительные слои дистанционирования и трассы опционно обеспечены между слоями. В других, обломоки продифференцированы опционно обеспечивать по-разному проводника and/or слаболетучих конфигураций клетки. В yet another, несовершеннолетие контактов субстрата установлено для выравнивать с диэлектрической зоной слоя или субстрата дистанционирования для того чтобы создать очень низкие курсы сигнала емкости между штабелированными обломоками.
