A computer system is provided with a memory management unit (MMU) utilizing
a translation look-aside buffer (TLB) arrangement. The computer system
includes a bus, a unified cache memory, a main memory, a processor, and a
memory controller. The TLB is configured for storing code and/or data. The
main memory is coupled to the bus. The main memory contains descriptor
tables for mapping virtual-to-physical address translations within a
virtual memory system. The processor is coupled to the bus and the unified
cache memory. The processor is configured to communicate and sequentially
move through the main memory to retrieve a line of information from the
main memory for storage in the unified cache memory. The cache is
configured for storing the most recently retrieved code and data from main
memory. The memory controller is coupled between the bus and the main
memory. The memory controller is operative to enable the processor to
retrieve the information in the form of descriptor page table entries for
the translation lookaside buffer (TLB), or code and/or data for the
unified cache memory. A method is also provided.
Un système informatique est équipé d'unité de gestion de mémoire (MMU) utilisant un arrangement de l'amortisseur look-aside de traduction (TLB). Le système informatique inclut un autobus, une antémémoire unifiée, une mémoire centrale, un processeur, et un contrôleur de mémoire. Le TLB est configuré pour stocker le code et/ou les données. La mémoire centrale est couplée à l'autobus. La mémoire centrale contient des tables de descripteur pour tracer des translations d'adresses virtuel-à-physiques dans un système de mémoire virtuelle. Le processeur est couplé à l'autobus et à l'antémémoire unifiée. Le processeur est configuré pour communiquer et se déplacer séquentiellement par la mémoire centrale pour rechercher une ligne d'information de la mémoire centrale pour le stockage dans l'antémémoire unifiée. La cachette est configurée pour stocker le code et les données le plus récemment recherchés de la mémoire centrale. Le contrôleur de mémoire est couplé entre l'autobus et la mémoire centrale. Le contrôleur de mémoire est opératif pour permettre au processeur de rechercher l'information sous forme d'entrées de table de page de descripteur pour l'amortisseur de lookaside de traduction (TLB), ou codez et/ou des données pour l'antémémoire unifiée. Une méthode est également fournie.
