Memory LSI failure analysis apparatus and analysis method thereof

   
   

Provided are a device, method and storage medium, which, when a memory LSI defect analysis apparatus is used as a monitoring device to estimate reductions in yield, automatically interprets results, and calculates the period of distribution patterns and the mix rate of regular patterned defects. The total defect number of bits is found, and the factor f, is selected. The value of expected value functions, T(f), for the selected f is found, and if it is decided that regularly patterned defects are included, then regular pattern defect mix rate function MR(f) is calculated from number of bits, factor f, and the value of estimated value function T(f). If it is decided that it does not contain regularly patterned defects the regular patterned defect mix rate function MR(f) is assumed to be zero; and it is confirmed whether or not MR(f) has been found for every f.

При условии приспособление, метод и носительа записи, который, когда будет использован прибор анализа дефекта lsi памяти по мере того как контролируя приспособление для того чтобы оценить уменьшения в выходе, автоматически интерпретирует результаты, и высчитывает периодо размещения ценных бумаг картины и тариф смешивания регулярно сделанных по образцу дефектов. Полный номер дефекта битов найден, и фактор ф, выбран. Значение предпологаемого значения действует, T(f), для выбранного ф находит, и если решено, то что регулярно делаемыми по образцу дефектами будут включенная, после этого регулярно функция MR(f) тарифа смешивания дефекта картины высчитывает от номера битов, фактора ф, и значения функции T(f) вычисленная стоимость. Если решено, то что оно не содержит регулярно делаемые по образцу дефекты предположены, что будет регулярно сделанная по образцу функция MR(f) тарифа смешивания дефекта нул; и подтвержено было найдено ли или не MR(f) для каждого ф.

 
Web www.patentalert.com

< Method and system to avoid battery sag by detecting momentary fluctuation in a periodic terminal voltage measurement and excluding the measurement from updated average terminal voltage

< Delay correlation analysis and representation for vital complaint VHDL models

> Method of displaying nodes and links

> Program guide with a current-time bar

~ 00161