A method and system for testing the logic of a complex digital circuit
containing embedded memory arrays. One embodiment provides for a process
which first creates a model for the memory array in the circuit. Next, the
memory array is loaded with values representing the model. For example,
the memory array may be modeled as a wire by loading each memory location
with its address. In this fashion, the data output of the memory array
will be equal to the input address. Next a test pattern is generated,
based upon the model of the memory array. The memory array is prevented
from being written while the test pattern is scanned into the circuit. In
this fashion, the output of the memory array is predictable and the output
of the circuit may be monitored to determine if the combinational logic
has any defects.
Μια μέθοδος και ένα σύστημα για τη λογική ενός σύνθετου ψηφιακού κυκλώματος που περιέχει τις ενσωματωμένες σειρές μνήμης. Μια ενσωμάτωση προβλέπει μια διαδικασία που δημιουργεί αρχικά ένα πρότυπο για τη σειρά μνήμης στο κύκλωμα. Έπειτα, η σειρά μνήμης φορτώνεται με τις τιμές που αντιπροσωπεύουν το πρότυπο. Παραδείγματος χάριν, η σειρά μνήμης μπορεί να διαμορφωθεί ως καλώδιο με τη φόρτωση κάθε θέσης μνήμης με τη διεύθυνσή της. Με αυτό τον τρόπο, η παραγωγή στοιχείων της σειράς μνήμης θα είναι ίση με τη διεύθυνση εισαγωγής. Έπειτα ένα σχέδιο δοκιμής παράγεται, βασισμένος στο πρότυπο της σειράς μνήμης. Η σειρά μνήμης αποτρέπεται από το γράψιμο ενώ το σχέδιο δοκιμής ανιχνεύεται στο κύκλωμα. Με αυτό τον τρόπο, η παραγωγή της σειράς μνήμης είναι προβλέψιμη και η παραγωγή του κυκλώματος μπορεί να ελεγχθεί για να καθορίσει εάν η συνδυαστική λογική έχει οποιεσδήποτε ατέλειες.
