Disclosed is a system for inferring faulty locations in a combinational
logic circuit by tracing a fault propagation path from a faulty terminal
through repetition of logic decisions and implications. The system infers
a logic state by repeating logic state decisions and implications and
comparing the logic state with an expected value, which corresponds to a
normally operating logic state, thereby inferring a fault propagation path
in the logic circuit. The system includes decision-limit discrimination
circuitry for providing an upper limit on a decision level that represents
a number of logic state decisions and, if the number exceeds the upper
limit, for switching the logic state decision to simple retrieval of a
fault propagation path, and simple retrieval circuitry for extracting a
fan-in cone by tracing a net list of the logic circuit in an input
direction from an undetermined gate whose output signal is faulty and
whose input/output signal lines have a signal line the logic state of
which is unknown, and registering, as fault propagation paths, signal
lines which are included in the fan-in cone.
È rilevato un sistema per arguire le posizioni difettose in un circuito logico combinabile seguendo un percorso di propagazione del difetto da un terminale difettoso con ripetizione delle decisioni e delle implicazioni di logica. Il sistema arguisce una logica dichiara ripetendo la logica dichiara le decisioni e le implicazioni e confrontare la logica dichiarano con un valore previsto, che corrisponde ad una logica normalmente di funzionamento dichiara, quindi arguendo un percorso di propagazione del difetto nel circuito logico. Il sistema include i circuiti di distinzione di decisione-limite per fornire un limite superiore ad un livello di decisione che rappresenta un certo numero di logica dichiara le decisioni e, se il numero eccede il limite superiore, dato che commutando la logica dichiari la decisione a ricupero semplice di un percorso di propagazione del difetto e circuiti semplici di ricupero per l'estrazione del cono di entrata seguendo una lista netta del circuito logico in un senso dell'input da un cancello indeterminato di cui il segnale in uscita è difettoso e di cui i segnali dell'ingreso/uscita fanno un segnale dichiarare la logica di quale sono sconosciute e registrando, come percorsi di propagazione del difetto, i segnali che sono inclusi nel cono di entrata.
