A computer-implemented method for verifying impedance of a signal line in
an electrical circuit layout includes reading a desired impedance value
for a signal line and identifying the signal line in a circuit design
database. A window is established around the signal line in which circuit
elements will be included in an impedance calculation for the signal line.
The impedance of the signal line is calculated based on the circuit
elements inside the window. The signal line is flagged if the calculated
impedance differs from the desired impedance value.
Un método computadora-puesto en ejecucio'n para verificar impedancia de una línea de señales en una disposición de circuito eléctrica incluye la lectura de un valor deseado de la impedancia para una línea de señales e identificar la línea de señales en una base de datos del diseño de circuito. Una ventana se establece alrededor de la línea de señales en la cual los elementos de circuito serán incluidos en un cálculo de la impedancia para la línea de señales. La impedancia de la línea de señales se calcula basó en los elementos de circuito dentro de la ventana. Se señala por medio de una bandera la línea de señales si la impedancia calculada diferencia del valor deseado de la impedancia.
