A circuit for controlling a cache system having a store queue having plural
stages for storing store instructions. The circuit includes: a first
comparator circuit for comparing, in view of index and off-set, an
instruction with tag-retrieval to the store instructions stored in the
store queue; and a stalling circuit for selectively stalling the
instruction with tag-retrieval if the instruction with tag-retrieval
corresponds, in view of not only index but also off-set, to at least one
of the store instructions.
Un circuito per il controllo del sistema del nascondiglio che ha una coda del deposito avere fasi plurali per la memorizzazione delle istruzioni del deposito. Il circuito include: un primo circuito di comparatore per confrontare, in considerazione dell'indice e dell'immagine riportata, un'istruzione con modifica-ricupero alle istruzioni del deposito memorizzate nella coda del deposito; e un circuito di stalling per selettivamente l'arresto dell'istruzione con modifica-ricupero se l'istruzione con modifica-ricupero corrisponde, in considerazione non soltanto dell'indice ma anche sfalsato, almeno ad una delle istruzioni del deposito.
