A memory bus arbitrating circuit selects the request signal with the
highest priority when a plurality of types of request signals are inputted
simultaneously. A memory controlling circuit executes memory control
responsive to selection by the memory bus arbitrating circuit. A
monitoring circuit outputs a refresh request signal when the count value
of a refresh counter reaches a comparison value stored in an
overwrite-capable memory. The count value is selectable so that refresh
can be executed at a timing when other high priority processing based on
the request signals is not executed. After refresh, the count value of the
refresh counter is reset.
Un circuito de arbitraje del autobús de la memoria selecciona la señal de petición con la prioridad más alta cuando una pluralidad de tipos de señales de petición se entra simultáneamente. Un circuito que controla de la memoria ejecuta el control de la memoria responsivo a la selección por el circuito de arbitraje del autobús de la memoria. Un circuito de supervisión hace salir una señal de petición de la restauración cuando el valor de cuenta de un contador de la restauración alcanza un valor de la comparación almacenado en una memoria sobreescribir-capaz. El valor de cuenta es seleccionable de modo que restaure pueda ser ejecutado en una sincronización cuando el otro proceso de la alta prioridad basado en las señales de petición no se ejecuta. Después de restaure, el valor de cuenta del contador de la restauración se reajusta.
