Programmable conductor memory cells in a stud configuration are fabricated
in an integrated circuit by blanket deposition of layers. The layers
include a bottom electrode in contact with a conductive region in a
semiconductor substrate, a glass electrolyte layer that forms the body of
the cell and a top electrode layer. Under the influence of an applied
voltage, conductive paths grow through or along the cell body. The layers
are patterned and etched to define separate pillars or cells of these
stacked materials. A liner layer of an insulating material is deposited
over the cells and acts as a barrier to prevent diffusion of the metal in
the cell body into other parts of the integrated circuit. Remaining
regions between the cells are filled with an insulating layer. At least
some of the insulating layer and some of the liner layer are removed to
make contact to the top electrode layer of the cell and to the substrate.
Las células de memoria programables del conductor en una configuración del perno prisionero son fabricadas en un circuito integrado por la deposición combinada de capas. Las capas incluyen un electrodo de tierra en contacto con una región conductora en un substrato del semiconductor, una capa de cristal del electrólito que forme el cuerpo de la célula y de una capa superior del electrodo. Bajo influencia de un voltaje aplicado, las trayectorias conductoras crecen a través o a lo largo del cuerpo de la célula. Las capas están modeladas y grabadas al agua fuerte para definir pilares o las células separados de estos materiales apilados. Una capa del trazador de líneas de un material aislador se deposita sobre las células y los actos como barrera para prevenir la difusión del metal en el cuerpo de la célula en otras piezas del circuito integrado. Las regiones restantes entre las células se llenan de una capa de aislamiento. Por lo menos algo de la capa de aislamiento y algo de la capa del trazador de líneas se quitan para hacer el contacto a la capa superior del electrodo de la célula y al substrato.
