One embodiment of the present invention provides a system that facilitates
fault-tolerance by using redundant processors. This system operates by
receiving store operations from a plurality of redundant processors
running the same code in lockstep. The system compares the store
operations to determine if the store operations are identical, thereby
indicating that the redundant processors are operating correctly. If the
store operations are identical, the system combines the store operations
into a combined store operation, and forwards the combined store operation
to a system memory that is shared between the redundant processors. If the
store operations are not identical, the system indicates an error
condition. In a variation on this embodiment, the system similarly
combines store operations.
Un mode de réalisation de la présente invention fournit un système qui facilite la défaut-tolérance en employant les processeurs superflus. Ce système fonctionne en recevant des opérations de magasin d'une pluralité de processeurs superflus courant le même code dans le lockstep. Le système compare les opérations de magasin pour déterminer si les opérations de magasin sont identiques, indiquant de ce fait que les processeurs superflus fonctionnent correctement. Si les opérations de magasin sont identiques, le système combine les opérations de magasin dans une opération combinée de magasin, et fait suivre à l'opération combinée de magasin une mémoire système qui est partagée entre les processeurs superflus. Si les opérations de magasin ne sont pas identiques, le système indique une condition d'erreur. Dans une variation sur cette incorporation, les cartels de système pareillement stockent des opérations.
