A gate isolation structure of a semiconductor device and method of making
the same provides a trench in a silicon substrate, wherein a dielectric
layer is formed on sidewalls and bottom of the trench, the dielectric
layer having a first thickness on the sidewalls and a second thickness at
the bottom that is greater than the first thickness. The thicker
dielectric layer at the bottom substantially reduces gate charge to reduce
the Miller Capacitance effect, thereby increasing the efficiency of the
semiconductor device and prolonging its life.
Una estructura del aislamiento de la puerta de un dispositivo de semiconductor y de un método de hacer igual proporciona un foso en un substrato del silicio, en donde una capa dieléctrica se forma en los flancos y el fondo del foso, la capa dieléctrica que tiene un primer grueso en los flancos y un segundo grueso en el fondo que es mayor que el primer grueso. La capa dieléctrica más gruesa en el fondo reduce substancialmente la carga de la puerta para reducir el efecto de la capacitancia de Molinero, de tal modo aumentando la eficacia del dispositivo de semiconductor y prolongando su vida.
