A new method to route a metal line in the layout of an integrated circuit
device is achieved. The method comprises providing a layout for an
integrated circuit device comprising an array of placed standard cells.
Contact/via layer polygons are placed for coupling the standard cells. A
line is routed in a metal layer. An antenna effect value is calculated for
the line using parameters previously determined from the layout of each
the standard cell. The parameters comprise gate area, diode area, metal
area, and contact/via area coupled to the line. The gate area, the diode
area, the metal area, and the contact/via area are segregated by metal
level. The steps of routing and calculating are repeated if the antenna
effect value exceeds a specified value. A method to extract parameters is
disclosed.
Um método novo para distribuir uma linha do metal na disposição de um dispositivo do circuito integrado é conseguido. O método compreende fornecer uma disposição para um dispositivo do circuito integrado que compreende uma disposição de pilhas padrão colocadas. Os polygons da camada de Contact/via são colocados acoplando as pilhas padrão. Uma linha é distribuída em uma camada do metal. Um valor do efeito da antena é calculado para a linha usando os parâmetros determinados previamente da disposição do cada a pilha padrão. Os parâmetros compreendem a área da porta, a área do diodo, a área do metal, e a área de contact/via acoplada à linha. A área da porta, a área do diodo, a área do metal, e a área de contact/via são segregadas pelo nível de metal. As etapas do roteamento e do cálculo são repetidas se o valor do efeito da antena exceder um valor especificado. Um método para extrair parâmetros é divulgado.
