Segmented distributed memory module cache

   
   

One embodiment of a distributed memory module cache includes tag memory and associated logic implemented at the memory controller end of a memory channel. The memory controller is coupled to at least one memory module by way of a point-to-point interface. The data cache and associated logic are located in one or more buffer components on each of the memory modules. This embodiment includes an option to segment the cache. When the cache is segmented, the cache line size is halved. The segmentation allows the entire cache to be accessed without doubling the amount of tag address storage locations. The non-segmented cache may be used for memory systems using a burst length of eight bytes, while the segmented cache may be used for memory systems using a burst length of four bytes.

Uma incorporação de um esconderijo distribuído do módulo da memória inclui a memória de Tag e lógica associada executadas na extremidade do controlador da memória de uma canaleta da memória. O controlador da memória é acoplado ao menos a um módulo da memória por um ponto para apontar a relação. O esconderijo dos dados e a lógica associada são ficados situado em um ou mais componente do amortecedor em cada um dos módulos da memória. Esta incorporação inclui uma opção para segmentar o esconderijo. Quando o esconderijo é segmentado, a linha tamanho do esconderijo halved. A segmentação permite que o esconderijo inteiro seja alcançado sem dobrar a quantidade de posições do armazenamento do endereço do Tag. O esconderijo non-segmented pode ser usado para sistemas da memória usando um comprimento do estouro de oito bytes, quando o esconderijo segmentado puder ser usado para sistemas da memória usando um comprimento do estouro de quatro bytes.

 
Web www.patentalert.com

< Checkerboard parity techniques for a multi-pumped bus

< Accessing a ERP application over the internet using strongly typed declarative language files

> Response and data phases in a highly pipelined bus architecture

> Method and apparatus for detecting and recovering from errors in a source synchronous bus

~ 00165