Disclosed is a semiconductor device, such as a semiconductor memory device,
having structure wherein invasion of minority carriers from the
semiconductor substrate into components of the device, formed on the
substrate, can be avoided. The semiconductor memory device can be an SRAM
or DRAM, for example, and includes a memory array and peripheral circuit
on a substrate. In one aspect of the present invention, a buried layer of
the same conductivity type as that of the substrate, but with a higher
impurity concentration than that of the substrate, is provided beneath at
least one of the peripheral circuit and memory array. A further region can
extend from the buried layer, for example, to the surface of the
semiconductor substrate, the buried layer and further region in
combination acting as a shield to prevent minority carriers from
penetrating to the device elements. As a second aspect of the present
invention, first carrier absorbing areas (to absorb minority carriers) are
located between the memory array and the switching circuit of the
peripheral circuit, and second carrier absorbing areas are provided to
surround input protective elements of the device. As a third embodiment of
the present invention, a plurality of isolation regions of the same
conductivity type are provided, with unequal voltages applied to these
isolation regions, or unequal voltages applied to the substrate, on the
one hand, and to these isolation regions, on the other.
Se divulga un dispositivo de semiconductor, tal como un dispositivo de memoria de semiconductor, teniendo estructura en donde la invasión de los portadores de la minoría del substrato del semiconductor en los componentes del dispositivo, formados en el substrato, puede ser evitada. El dispositivo de memoria de semiconductor puede ser un SRAM o una COPITA, por ejemplo, e incluye un arsenal de la memoria y un circuito periférico en un substrato. En un aspecto de la actual invención, una capa enterrada del mismo tipo de la conductividad que eso del substrato, pero con una concentración de impureza más alta que el del substrato, se proporciona debajo por lo menos de uno del arsenal periférico del circuito y de la memoria. Otra región puede extender de la capa enterrada, por ejemplo, a la superficie del substrato del semiconductor, la capa enterrada y fomentar la región en la combinación que actúa como protector para evitar que los portadores de la minoría penetren a los elementos del dispositivo. Como segundo aspecto de la actual invención, las áreas absorbentes del primer portador (absorber los portadores de la minoría) están situadas entre el arsenal de la memoria y el circuito de la conmutación del circuito periférico, y el segundo portador que las áreas absorbentes se proporcionan para rodear los elementos protectores de la entrada del dispositivo. Como tercera encarnación de la actual invención, una pluralidad de regiones del aislamiento del mismo tipo de la conductividad se proporciona, los voltajes desiguales aplicados a estas regiones del aislamiento, o los voltajes desiguales aplicados al substrato, en la una mano, y a estas regiones del aislamiento, en la otra.
