Low threading dislocation density relaxed mismatched epilayers without high temperature growth

   
   

A semiconductor structure and method of processing same including a substrate, a lattice-mismatched first layer deposited on the substrate and annealed at a temperature greater than 100.degree. C. above the deposition temperature, and a second layer deposited on the first layer with a greater lattice mismatch to the substrate than the first semiconductor layer. In another embodiment there is provided a semiconductor graded composition layer structure on a semiconductor substrate and a method of processing same including a semiconductor substrate, a first semiconductor layer having a series of lattice-mismatched semiconductor layers deposited on the substrate and annealed at a temperature greater than 100.degree. C. above the deposition temperature, a second semiconductor layer deposited on the first semiconductor layer with a greater lattice mismatch to the substrate than the first semiconductor layer, and annealed at a temperature greater than 100.degree. C. above the deposition temperature of the second semiconductor layer.

Uma estrutura do semicondutor e um método de processar mesmos including uma carcaça, uma primeira camada lattice-combinada mal depositada na carcaça e recozida em uma temperatura mais grande do que 100.degree. C. acima da temperatura do deposition, e uma segunda camada depositados na primeira camada com uma mau combinação mais grande do lattice à carcaça do que a primeira camada do semicondutor. Em uma outra incorporação é fornecido um semicondutor estrutura classificada da camada da composição em uma carcaça do semicondutor e um método de processar mesmos including uma carcaça do semicondutor, uma primeira camada do semicondutor que tem uma série das camadas lattice-combinadas mal do semicondutor depositadas na carcaça e recozidas em uma temperatura mais grande do que 100.degree. C. acima da temperatura do deposition, uma segunda camada do semicondutor depositada na primeira camada do semicondutor com uma mau combinação mais grande do lattice à carcaça do que a primeira camada do semicondutor, e recozida em uma temperatura mais grande do que 100.degree. C. acima da temperatura do deposition da segunda camada do semicondutor.

 
Web www.patentalert.com

< Low-E matchable coated articles and methods of making same

< Column-row addressable electric microswitch arrays and sensor matrices employing them

> Non-intrusive method of measuring engine operating parameters

> Retail signage management system

~ 00167