There is disclosed a digital circuit comprising a digital processing
component, an adjustable power supply and power supply adjustment
circuitry. The digital processing component is capable of operating at a
plurality of selected clock frequencies, wherein a maximum delay time of a
critical path in the digital processing component is determined by a level
of a power supply, VDD, of the digital processing component. The
adjustable power supply is capable of supplying VDD to the digital
processing component. The power supply adjustment circuitry is operable to
receive a first selected clock signal and adjusts the level of VDD such
that the maximum delay time of the critical path of the digital processing
component is less than a pulse-width duration between a first clock edge
of the first selected clock signal and a second clock edge of the first
selected clock signal immediately following the first clock edge.
É divulgado um circuito digital que compreende um componente processando digital, uns circuitos ajustáveis do ajuste da fonte de alimentação e da fonte de alimentação. O componente processando digital é capaz de operar-se em um plurality de freqüências de pulso de disparo selecionadas, wherein um máximo atrasa a época de um trajeto crítico no componente processando digital é determinado por um nível de uma fonte de alimentação, VDD, do componente processando digital. A fonte de alimentação ajustável é capaz de fornecer VDD ao componente processando digital. Os circuitos do ajuste da fonte de alimentação são operáveis receber um primeiro sinal selecionado do pulso de disparo e ajustam o nível de VDD tais que o máximo atrasa a época do trajeto crítico do componente processando digital é menos do que uma duração do pulse-width entre uma primeira borda de pulso de disparo do primeiro sinal selecionado do pulso de disparo e uma segunda borda de pulso de disparo do primeiro sinal selecionado do pulso de disparo imediatamente depois da primeira borda de pulso de disparo.
