Each dual multi-processing system has a number of processors, with each
processor having a store in first-level write through cache to a
second-level cache. A third-level memory is shared by the dual system with
the first-level and second-level caches being globally addressable to all
of the third-level memory. Processors can write through to the local
second-level cache and have access to the remote second-level cache via
the local storage controller. A coherency scheme for the dual system
provides each second-level cache with indicators for each cache line
showing which ones are valid and which ones have been modified or are
different than what is reflected in the corresponding third level memory.
The flush apparatus uses these two indicators to transfer all cache lines
that are within the remote memory address range and have been modified,
back to the remote memory prior to dynamically removing the local cache
resources due to either system maintenance or dynamic partitioning.
Каждая двойная система мультипроцессирования имеет несколько обработчики, при каждый обработчик имея магазин в first-level пишет через тайник к тайнику втор-urovn4. Память трет-urovn4 поделена двойной системой при тайники first-level и втор-urovn4 гловально addressable к всей из памяти трет-urovn4. Обработчики могут написать до конца к местному тайнику втор-urovn4 и иметь доступ к дистанционному тайнику втор-urovn4 через регулятор местного хранения. Схема сцепления для двойной системы обеспечивает каждый тайник втор-urovn4 с индикаторами для каждого показа линии тайника действительны и было доработано или друг чем отражено в соответствуя третей памяти уровня. Полный прибор использует эти 2 индикатора для того чтобы перенести все линии тайника находятся внутри дистанционный ряд адреса памяти и быть доработанным, back to дистанционная память перед dynamically извлекать местные ресурсы тайника должные к или обслуживанию системы или динамическому разделять.
