A method of erasing a non-volatile semiconductor memory device comprising,
to raise the convergence of the erasure voltage, performing a write-erase
operation, at least one write-erase operation after erasure, or a
plurality of write-erase operations as an operation when erasing a memory
transistor including dispersed charge storing means in a gate insulating
film interposed between a channel-forming region of the semiconductor and
a gate electrode and, to increase the erasure speed, optimizing an erasure
voltage and/or an erasure time in accordance with the phenomenon of the
absolute value of a voltage of an inflection point taking an extremum at
the erasing side in a hysteresis curve shown the change of threshold
voltage with respect to an applied voltage of the memory transistor
becoming larger along with a shortening of a voltage application time.
Een methode om een niet-vluchtig apparaat van het halfgeleidergeheugen te wissen bestaand uit, om de convergentie van het uitwissingsvoltage, presteren op te heffen schrijven-wist verrichting, schrijven-wist minstens één verrichting nadat de uitwissing, of een meerderheid van schrijven- verrichtingen als verrichting wanneer wissend een geheugentransistor met inbegrip van verspreide last wist die middelen in een poort isolerende film opslaat die tussen een kanaal-zichvormend gebied van de halfgeleider en een poortelektrode wordt ingevoegd en, de uitwissingssnelheid te verhogen, het optimaliseren van een uitwissingsvoltage en/of een uitwissingstijd overeenkomstig het fenomeen van de absolute waarde van een voltage van een verbuigingspunt dat extremum neemt aan de wissende partij in een hysteresekromme getoond de verandering van drempelvoltage met gence of the erasure voltage, performing a write-erase operation, at least one write-erase operation after erasure, or a plurality of write-erase operations as an operation when erasing a memory transistor including dispersed charge storing means in a gate insulating film interposed between a channel-forming region of the semiconductor and a gate electrode and, to increase the erasure speed, optimizing an erasure voltage and/or an erasure time in accordance with the phenomenon of the absolute value of a voltage of an inflection point taking an extremum at the erasing side in a hysteresis curve shown the change of threshold voltage with respect to an applied voltage of the geheugentransistor die groter samen met het verkorten van een tijd van de voltagetoepassing wordt.
