Method and apparatus for performing eye diagram measurements

   
   

An eye diagram analyzer equips each SUT data and clock signal input channel with individually variable delays in their respective paths. For a range of signal delay of n-many SUT clock cycles, the SUT clock signal delay might be set at about n/2. For each data channel there is specified a point in time relative to an instance of the delayed clock signal (data signal delay) and a voltage threshold. The specified combination (data signal delay, threshold and which channel) is a location on an eye diagram, although the trace may or may not ever go through that location. A counter counts the number of SUT clock cycles used as instances of the reference for the eye diagram, and another counter counts the number of times the specified combination of conditions was met ("hits"). After watching a specified combination for the requisite length of time or number of events, the number of SUT clock cycles involved and the associated number of hits are stored in memory using a data structure indexed by the components of the specified combination (data signal delay, threshold). Next, a new combination of data signal delay and threshold is specified and a measurement taken and recorded in the data structure. The process is repeated until all possible combinations within a stated range of data signal delay and threshold voltage (using specified resolution/step sizes for delay and voltage) have been investigated. As this process proceeds under the control of firmware within the logic analyzer, other firmware can be examining the data structure and generating a partial eye diagram visible on a display, and that will be complete soon after the measurement itself is finished." has been changed to "An eye diagram analyzer equips each SUT data and clock signal input channel with individually variable delays in their respective paths. For a range of signal delay of n-many SUT clock cycles, the SUT clock signal delay might be set at about n/2. For each data channel there is specified a point in time relative to an instance of the delayed clock signal (data signal delay) and a voltage threshold. The specified combination (data signal delay, threshold and which channel) is a location on an eye diagram, although the trace may or may not ever go through that location.

Ein Auge Diagrammanalysator rüstet jede SUT Daten aus und Taktgebersignaleingangführung mit einzeln Variable verzögert in ihren jeweiligen Wegen. Für eine Strecke des Signals verzögert von n-vielen SUT Taktgeberzyklen, das SUT Taktgebersignal verzögert konnte an n/2 ungefähr eingestellt werden. Für jede Datenführung dort wird ein Punkt in der Zeit im Verhältnis zu einem Fall des verzögerten Taktgebersignals (Datensignal verzögert) und der Spannung Schwelle spezifiziert. Die spezifizierte Kombination (Daten signalisieren verzögern, Schwelle und welche Führung) ist eine Position auf einem Auge Diagramm, obgleich die Spur möglicherweise nicht diese Position überhaupt durchlaufen kann oder kann. Ein Kostenzähler zählt die Zahl den SUT Taktgeberzyklen, die als Fälle des Hinweises für das Auge Diagramm benutzt werden, und ein anderer Kostenzähler zählt die Zahl Zeiten, welche die spezifizierte Kombination von Bedingungen getroffen wurde ("Erfolge"). Nachdem man eine spezifizierte Kombination für die erforderliche Zeitspanne oder Zahl von Fällen aufgepaßt hat, werden die Zahl den SUT Taktgeberzyklen, die betroffen sind und die verbundene Zahl Erfolgen im Speicher mit einer Datenstruktur gespeichert, die durch die Bestandteile der spezifizierten Kombination registriert wird (Datensignal verzögert, Schwelle). Zunächst verzögert eine neue Kombination des Datensignals und Schwelle wird spezifiziert und ein Maß genommen und notiert in der Datenstruktur. Der Prozeß wird wiederholt, bis alle möglichen Kombinationen innerhalb eines angegebenen Bereiches des Datensignals verzögert und Schwelle Spannung (das Verwenden der spezifizierten resolution/step Größen für verzögert und Spannung), nachgeforscht worden sind. Während dieser Prozeß unter die Steuerung von Mikroprogrammaufstellung innerhalb des Logikanalysators fortfährt, können andere Mikroprogrammaufstellung die Datenstruktur überprüfen und ein teilweises Auge Diagramm erzeugen, das auf einer Anzeige sichtbar ist, und die ist bald komplett, nachdem das Maß selbst ist beendet." ist zu "einem Auge Diagrammanalysator ausrüstet jede SUT Daten geändert worden und Taktgebersignaleingangführung mit einzeln Variable verzögert in ihren jeweiligen Wegen. Für eine Strecke des Signals verzögert von n-vielen SUT Taktgeberzyklen, das SUT Taktgebersignal verzögert konnte an n/2 ungefähr eingestellt werden. Für jede Datenführung dort wird ein Punkt in der Zeit im Verhältnis zu einem Fall des verzögerten Taktgebersignals (Datensignal verzögert) und der Spannung Schwelle spezifiziert. Die spezifizierte Kombination (Daten signalisieren verzögern, Schwelle und welche Führung) ist eine Position auf einem Auge Diagramm, obgleich die Spur möglicherweise nicht diese Position überhaupt durchlaufen kann oder kann.

 
Web www.patentalert.com

< Contact sensitive device

< Electronic battery tester with network communication

> Method and apparatus for executing voice commands having dictation as a parameter

> Method and system for third party resource provisioning management

~ 00168