The present invention relates to a data processing system comprising a
processor (100), at least one data memory (132), at least one program
memory (134) and a main bus (110), common to the data and program memories
and connecting these memories to the processor, characterized in that at
least one of the memories has a rapid-access mode and in that the device
also comprises a distribution interface (120) between the main bus (110)
and the memories in order to alternately put in communication, by means of
the main bus, one from among the data memory and the program memory with
the processor, in a so-called active-access mode, and to keep the other
memory in a so-called passive-access mode allowing subsequent rapid
access.
La presente invenzione riguarda un sistema dell'elaborazione dei dati che contiene un processor (100), almeno una memoria di dati (132), almeno un memoria di programma (134) e un bus principale (110), comune alle memorie di programma e di dati e collegante queste memorie al processor, caratterizzato in quell'almeno delle memorie ha un modo rapid-access ed in quanto il dispositivo inoltre contiene un'interfaccia di distribuzione (120) fra il bus principale (110) e le memorie per alternatamente mettere nella comunicazione, per mezzo del bus principale, uno fra dalla memoria di dati e dalla memoria di programma con il processor, in un cosiddetto modo di attivo-accesso e mantenere l'altra memoria in un cosiddetto modo di passivo-accesso permettendo accesso veloce successivo.
