An operating unit operates candidate operation data Da, Db. The candidate
operation data Da, Db are contained in two source memories, respectively,
or alternatively in one of the two source memories. An address-generating
unit generates an address signal Aa and read enable signals RE1a, RE2a in
connection with the candidate operation data Da. The address-generating
unit further generates an address signal Ab and read enable signals RE1b,
RE2b in connection with the candidate operation data Db. Thus, data output
from the source memory is controlled with each data to be operated, not
with each of the source memory. As a result, data transfer-caused loads
can be suppressed. This feature provides a processor having enhanced
performance, and further reduces electric power that the processor
consumes.
Une unité de fonctionnement actionne des données Da, DB d'opération de candidat. Les données Da, DB d'opération de candidat sont contenues dans deux mémoires de source, respectivement, ou alternativement dans une des deux mémoires de source. Une unité adresser-produisante produit d'un signal aa d'adresse et a lu permettent les signaux RE1a, RE2a en liaison avec les données Da d'opération de candidat. L'unité adresser-produisante produit plus loin d'un signal ab d'adresse et a lu permettent les signaux RE1b, RE2b en liaison avec le DB de données d'opération de candidat. Ainsi, le rendement de données de la mémoire de source est commandé avec chaque données à actionner, pas avec chacune de la mémoire de source. En conséquence, des charges transférer-causées par données peuvent être supprimées. Ce dispositif fournit un processeur ayant augmenté l'exécution, et réduit plus loin l'énergie électrique que le processeur consomme.
