A multiprocessor computer system employs a number of levels of cache
memories with each processor. A cache controller for a lower level cache
memory receives a memory block pre-fetch request which requests a
particular memory block. The cache controller determines a likelihood that
the particular memory block will be invalidated prior to use of the memory
block by a processor which issued the pre-fetch request. Based on that
determination, the cache controller determines whether to honor the
pre-fetch request.
Система компьютера мультипроцессора использует несколько уровни сверхоперативных памятей с каждым обработчиком. Регулятор тайника для lower level сверхоперативной памяти получает запрос pre-fetch блока памяти спрашивает определенный блок памяти. Регулятор тайника обусловливает вероятие определенному блоку памяти invalidated до пользы блока памяти обработчиком выдал запрос pre-fetch. Я основан на том определении, регулятор тайника обусловливает ли удостоить запроса pre-fetch.
