A packet forwarding method and apparatus performs multiprotocol routing
(for IP and IPX protocols) and switching. Incoming data packets are
examined and the flow (i.e., source and destination addresses and source
and destination socket numbers) with which they are associated is
determined. A flow table contains forwarding information that can be
applied to the flow. If an entry is not present in the table for the
particular flow, the packet is forwarded to the CPU to be processed. The
CPU can then update the table with new forwarding information to be
applied to all future packets belonging to the same flow. When the
forwarding information is already present in the table, packets can thus
be forwarded at wire speed. A dedicated ASIC is preferably employed to
contain the table, as well as the engine for examining the packets and
forwarding them according to the stored information. Decision-making tasks
are thus more efficiently partitioned between the switch and the CPU so as
to minimize processing overhead.
Un metodo e un'apparecchiatura di spedizione di pacchetto effettua il percorso multiprotocol (per i protocolli del IPX e del IP) e la commutazione. I pacchetti ricevuti di dati sono esaminati ed il flusso (indirizzi di destinazione e cioè, di fonte e numeri dello zoccolo della destinazione e di fonte) con che sono collegati è determinato. Una tabella di flusso contiene le informazioni di spedizione che possono essere applicate al flusso. Se un'entrata non è assente nella tabella per il flusso particolare, il pacchetto è spedito al CPU da procedere. Il CPU può allora aggiornare la tabella con le nuove informazioni di spedizione da applicare a tutti i pacchetti futuri che appartengono allo stesso flusso. Quando le informazioni di spedizione sono già presenti nella tabella, i pacchetti possono essere spediti così a velocità del legare. Un ASIC dedicato è impiegato preferibilmente per contenere la tabella, così come il motore per esaminare i pacchetti e la spedizione loro secondo le informazioni memorizzate. Le mansioni di risoluzione sono divise così più efficientemente fra l'interruttore ed il CPU in modo da minimizzare l'elaborazione delle spese generali.
