Depletion-mode ferroelectric transistors are adapted for use as
non-volatile memory cells. Various embodiments are described having a
diode interposed between the bit line and a source/drain region of the
transistor for added margin against read disturb. Various additional
embodiments are described having an array architecture such that two
memory cells sharing the same bit line also share the same program line.
Using this configuration, non-selected cells are readily supplied with
gate/source voltages sufficient to maintain the cells in a deactivated
state during read and write operations on selected cells.
os transistor ferroelectric da Depletion-modalidade são adaptados para o uso como pilhas de memória permanente. As várias incorporações são descritas tendo um diodo interposed entre a linha do bocado e uma região de source/drain do transistor para a margem adicionada de encontro ao lido perturbe. As várias incorporações adicionais são descritas tendo uma arquitetura da disposição tais que duas pilhas de memória que compartilham do mesmo bocado alinham também a parte a mesma linha de programa. Usando esta configuração, as pilhas non-selecionadas são fornecidas prontamente com as tensões de gate/source suficientes manter as pilhas em um estado desativado durante lido e escrever operações em pilhas selecionadas.
