A semiconductor memory device having a memory array comprising CMOS
flip-flop circuit type memory cells, which is capable of improving a noise
margin, making a read rate fast and reducing power consumption. In the
semiconductor memory device, an operating voltage of the memory cell is
set higher than an operating voltage of each of peripheral circuits.
Threshold voltages of MOS transistors that constitute the memory cell, are
set higher than those of MOS transistors constituting the peripheral
circuit. A gate insulting film for the MOS transistors that constitute the
memory cell, is formed so as to be regarded as thicker than a gate
insulting film for the MOS transistors constituting the peripheral circuit
when converted to an insulating film of the same material. Further, a
word-line selection level and a bit-line precharge level are set identical
to the level of the operating voltage of the peripheral circuit.
Een apparaat dat van het halfgeleidergeheugen een geheugenserie heeft die CMOS het type van wipschakelaarkring geheugen uit cellen bestaat, die om een lawaaimarge te verbeteren, een gelezen tarief kan snel te maken en machtsconsumptie verminderen. In het apparaat van het halfgeleidergeheugen, wordt een werkend voltage van de geheugencel geplaatst hoger dan een werkend voltage van elk van randkringen. De voltages van de drempel van MOS transistors die de geheugencel vormen worden, hoger dan die van MOS transistors geplaatst die de randkring vormen. Een poort het beledigen film voor de MOS transistors die de geheugencel vormen wordt, gevormd om als dikker worden beschouwd dan een poort het beledigen film voor de MOS transistors die de randkring vormen wanneer omgezet in een isolerende film van het zelfde materiaal. Verder, worden een woord-lijn selectieniveau en een beetje-lijn voorladingsniveau bepaald aan het niveau van het werkende voltage van de randkring identiek.
