Defects in manufacturing of IC devices are analyzed by testing the devices
for defects using results of LSSD technology to find at least one failing
pattern that contains incorrect values. The failing latches are used as a
starting point to trace back through combinational logic feeding the
failing latches, until controllable latches are encountered. A decision is
then made to continue the back tracing or not depending on whether the
latter latches were clocked during the application of one of the failing
patterns or not.
Дефекты в изготавливании приспособлений IC проанализированы путем испытывать приспособления для дефектов использующ результаты технологии LSSD для того чтобы найти по крайней мере одну терпя неудачу картину содержит неправильно значения. Терпя неудачу защелки использованы по мере того как точка отсчета для того чтобы трассировать назад через combinational логику подавая терпя неудачу защелки, до тех пор пока controllable защелки не столкнуться. Решение после этого сделано для того чтобы продолжать вычерчивание задней части или не в зависимости от хронометрировались ли последние защелки во время применения одной из терпя неудачу картин или не.
