Programmable logic device architecture based on arrays of LUT-based Boolean terms

   
   

Multiple product terms (PTs) are combined with a multiple-input look-up table (LUT) to form a LUT-based Boolean term (LBT) that generates a Boolean output. Multiple LBTs are combined with one or more sum terms to form an enhanced generic logic block (EGLB) that can be programmed to operate, e.g., as a sum-of-products structure, where the EGLB structure can be repeated within a programmable logic device (PLD). Different multi-bit Boolean functions can be implemented in a single pass through each EGLB, with fewer resources then prior art structures. Multiple LBTs can be combined with other logic to form combined LBTs (CLBTs). This invention can provide improved Boolean function packing density compared to existing PLD architectures and/or shorter delays for a comparable packing density.

Les limites multiples de produit (spécialiste) sont combinées avec une table à entrées multiples de look-up (LUT) pour former une limite booléenne LUT-basée (LBT) qui produit d'un résultat booléen. LBTs multiple sont combinés avec une ou plusieurs limites de somme pour former un bloc générique augmenté de logique (EGLB) qui peut être programmé pour fonctionner, par exemple, pendant qu'une structure de somme-de-produits, où la structure d'EGLB peut être répétée dans un dispositif de logique programmable (PLD). Des fonctions booléennes de multi-peu différent peuvent être mises en application dans un passage simple par chaque EGLB, avec peu de structures d'art antérieur de ressources puis. LBTs multiple peut être combiné avec l'autre logique pour former LBTs combiné (CLBTs). Cette invention peut fournir la densité d'emballage booléenne améliorée de fonction comparée aux architectures existantes de PLD et/ou plus court retarde pour une densité d'emballage comparable.

 
Web www.patentalert.com

< Configuration for identifying a switch position of a power switch

< Method and apparatus for online detection and correction of faults affecting system-on-chip buses

> Voltage mismatch tolerant input/output buffer

> Row and/or column decoder optimization method and apparatus

~ 00173