Method and apparatus for verifying hardware implementation of a processor architecture in a logically partitioned data processing system

   
   

A method, apparatus, and computer instructions for testing hardware in a data processing system having multiple partitions. A monitor process in a first partition assigned to a first processor is initialized. A random code generation process in a second partition associated with a second processor is initialized. The random code generation process generates instructions and executes the instructions to test the second processor. The monitor process monitors the random code generation process and resets the second processor if the random code generation process fails.

Um método, um instrumento, e umas instruções de computador para a ferragem testando em um sistema de processo de dados que tem divisórias múltiplas. Um processo do monitor em uma primeira divisória atribuída a um primeiro processador é inicializado. Um processo de geração aleatório do código em uma segunda divisória associada com um segundo processador é inicializado. O processo de geração aleatório do código gera instruções e executa as instruções para testar o segundo processador. O processo do monitor monitora o processo de geração aleatório do código e restaura o segundo processador se o processo de geração aleatório do código falhar.

 
Web www.patentalert.com

< Grammar-based automatic data completion and suggestion for user input

< Control function employing a requesting master id and a data address to qualify data access within an integrated system

> Transporting objects between a client and a server

> Dynamic address windowing on a PCI bus

~ 00174