In one embodiment of the present invention, a slave interface circuit
includes a slave access circuit and a slave bus decoder. The slave access
circuit provides access to the one of P slave devices from one of N master
processors via a system bus controller and K slave buses. The K slave
buses are configured to couple to the P slave devices. The system bus
controller dynamically maps address spaces of the P slave devices. The
slave bus decoder enables the one of the P slave devices to connect to one
of the K slave buses when the one of the P slave devices is addressed by
the one of the N master processors. The slave bus decoder is controlled by
the system bus controller. In another embodiment of the present invention,
the system bus controller includes an arbiter, a mapping circuit, and a
switching circuit. The arbiter arbitrates access requests from N master
processors via N master buses and generates arbitration signals. The
mapping circuit stores mapping information to dynamically map an address
space of K slave devices coupled to K slave buses based on the arbitration
signals. The switching circuit connects the N master buses to K slave
buses based on the arbitration signals and the mapping information.
Em uma incorporação da invenção atual, um circuito de relação slave inclui um circuito slave do acesso e um decodificador slave da barra-ônibus. O circuito slave do acesso fornece o acesso a esse de dispositivos slave de P de um dos processadores mestres de N através de um controlador da barra-ônibus do sistema e de umas barras-ônibus slave de K. As barras-ônibus slave de K são configuraradas para acoplar aos dispositivos slave de P. O controlador da barra-ônibus do sistema traça dinâmicamente espaços de endereço dos dispositivos slave de P. O decodificador slave da barra-ônibus permite esse dos dispositivos slave de P de conectar a uma das barras-ônibus slave de K quando esse dos dispositivos slave de P é dirigido por esse dos processadores mestres de N. O decodificador slave da barra-ônibus é controlado pelo controlador da barra-ônibus do sistema. Em uma outra incorporação da invenção atual, o controlador da barra-ônibus do sistema inclui um árbitro, um circuito traçando, e um circuito do switching. O árbitro arbitrates pedidos do acesso dos processadores mestres de N através das barras-ônibus mestras de N e gera sinais do arbitration. O circuito traçando armazena traçar a informação para traçar dinâmicamente um espaço de endereço dos dispositivos slave de K acoplados às barras-ônibus slave de K baseadas nos sinais do arbitration. O circuito do switching conecta as barras-ônibus mestras de N às barras-ônibus slave de K baseadas nos sinais do arbitration e na informação traçando.
