A method and a system for stalling large pipelined designs. A computational
pipeline may comprise a first module and a second module coupled together.
The first module may propagate one or more signals to the second module. A
stall-signal may be asserted in order to stall the computational pipeline
if the second module is not ready to receive the one or more signals from
the first module. The one or more signals propagated from the first module
and the asserted stall-signal may be buffered in a stall-buffer. The
asserted stall-signal may be propagated to the first module in a next
cycle. The first module may be stalled in response to the first module
receiving the propagated asserted stall-signal. Next, the asserted
stall-signal may be propagated up the computational pipeline.
Une méthode et un système pour de grandes conceptions canalisées de perte de vitesse. Une canalisation informatique peut comporter un premier module et un deuxième module couplés ensemble. Le premier module peut propager un ou plusieurs signaux au deuxième module. Un caler-signal peut être affirmé afin de caler la canalisation informatique si le deuxième module n'est pas prêt à recevoir les un ou plusieurs signaux du premier module. Les un ou plusieurs signaux propagés du premier module et du caler-signal affirmé peuvent être protégés dans un caler-amortisseur. Le caler-signal affirmé peut être propagé au premier module dans un prochain cycle. Le premier module peut être calé en réponse au premier module recevant le caler-signal affirmé propagé. Après, le caler-signal affirmé peut être propagé vers le haut de la canalisation informatique.
