An integrated circuit fabrication process is provided in which copper is used as the contact plug material for a via. The via is a hole etched through an interlevel dielectric which is disposed upon a semiconductor topography, e.g., a silicon-based substrate having junctions therein. An inert implant may form an implant region within the semiconductor topography lying underneath the via. The process for forming the copper plug involves depositing a diffusion barrier upon the interlevel dielectric and within the via. Copper is then deposited via chemical vapor deposition upon the diffusion barrier such that the copper fills the entire via and forms a layer above the via. The copper is etched from all areas except from within the via, thereby forming a copper plug in the via. The resulting surface is then subjected to chemical-mechanical polishing before the diffusion barrier is removed from areas exclusive of the via. A conductive layer can be placed upon the interlevel dielectric and the copper plug to form a contact between the conductive layer and the semiconductor topography.

Ein Schaltungherstellung Prozeß wird zur Verfügung gestellt, in dem Kupfer als das Kontaktsteckermaterial für a über benutzt wird. Über ist eine Bohrung, die durch einen interlevel Nichtleiter geätzt wird, der nach einer Halbleitertopographie z.B. ein Silikon-gegründetes Substrat abgeschaffen wird, das Verzweigungen darin hat. Ein träges Implantat kann eine Implantat Region innerhalb der Halbleitertopographie bilden, die unter über liegt. Der Prozeß für die Formung des kupfernen Steckers bezieht mit ein, eine Diffusion (Zerstäubung) Sperre nach dem interlevel Nichtleiter und innerhalb über niederzulegen. Kupfer wird dann über Absetzung des chemischen Dampfes nach der Diffusion (Zerstäubung) Sperre so niedergelegt, daß das Kupfer das gesamte über füllt und eine Schicht über über bildet. Das Kupfer wird von allen Bereichen ausgenommen von innerhalb über geätzt, dadurch bildet man ein kupfernes, anschließt über. Die resultierende Oberfläche wird dann dem Chemikalie-mechanischem Polieren unterworfen, bevor die Diffusion (Zerstäubung) Sperre von den Bereichen entfernt wird, die von über exklusiv sind. Eine leitende Schicht kann nach dem interlevel Nichtleiter und dem kupfernen Stecker gesetzt werden, um einen Kontakt zwischen der leitenden Schicht und der Halbleitertopographie zu bilden.