A microcomputer system memory architecture and method allows the system memory to provide data access at high speeds in a burst mode. The architecture and method utilizes a system memory controller capable of performing the addressing of the system memory. The microprocessor and the system memory communicate via a high speed host bus. The system memory is comprised of multiple 64-bit system memory buses to permit high speed data transfer to the microprocessor in a burst mode without the need for an external cache.

Una arquitectura y un método de la memoria de sistema del microordenador permite que la memoria de sistema proporcione el acceso de los datos a las altas velocidades en un modo de explosión. La arquitectura y el método utiliza un regulador de la memoria de sistema capaz de realizar la dirección de la memoria de sistema. El microprocesador y la memoria de sistema se comunican vía un autobús de alta velocidad del anfitrión. La memoria de sistema se abarca de los autobúses 64-bit múltiples de la memoria de sistema para permitir transferencia de datos de alta velocidad al microprocesador en un modo de explosión sin la necesidad de un escondrijo externo.