A demodulator with a filter having a reduced number of filter taps without a sacrifice in filter accuracy. The demodulator includes elements that generate a data stream that carries a component of an input signal in response to a data stream that carries samples of the input signal. The demodulator also includes elements that generate a sample clock for sampling the input signal such that the sample clock is preselected to cause the data stream that carries the component to carry alternating samples that are substantially equal to zero. The filter in the demodulator has a set of filter taps which are arranged to tap only the samples in the data stream that carries the component that are not substantially equal to zero.

Un démodulateur avec un filtre ayant un nombre réduit de robinets de filtration sans sacrifice dans l'exactitude de filtre. Le démodulateur inclut les éléments qui produisent d'un flux de données qui porte un composant d'un signal d'entrée en réponse à un flux de données qui porte des échantillons du signal d'entrée. Le démodulateur inclut également les éléments qui produisent d'une horloge témoin pour prélever le signal d'entrée tels que l'horloge témoin est pré-sélectionnée pour causer le flux de données qui porte le composant pour porter les échantillons alternatifs qui sont essentiellement égaux à zéro. Le filtre dans le démodulateur a un ensemble de robinets de filtration qui sont arrangés pour taper seulement les échantillons dans le flux de données qui porte le composant qui ne sont pas essentiellement égal à zéro.

 
Web www.patentalert.com

< (none)

< Caching and coherency control of multiple geometry accelerators in a computer graphics system

> Speech recognition and editing system

> (none)

~ 00002