Integrated circuit chips having large regions of different device density and topography are susceptible to local processing variations which give rise to systematic failures affecting some circuit regions and not others. Over-simplified test structures cannot signal these failures during processing. Memory chips have large regions of storage cell arrays serviced by sizeable peripheral regions consisting of logic circuits. The device density and configuration in each of these regions on the chip are quite different. During processing steps these regions present differently to the process agents such as chemical etchants and plasmas producing in local variations of processing rates occur which result in systematic under processing in one region or over processing in another. Memory chips are particularly prone to such variations and also lend themselves well to the design of product specific test structures for flagging these aberrations. Several test structures are described which are formed from regions of the integrated circuit product itself. The structures are designed to monitor specific process steps where such local variations occur. The invention teaches the use of product specific test structures for process monitoring of sub-micron DRAM integrated circuits. The structures described are portions of the cell array outfitted with test probe pads and are capable of measuring opens and shorts in wordlines and bitlines. Another structure comprises a testable string of bitline contacts.

As microplaquetas do circuito integrado que têm regiões grandes da densidade e do topography diferentes do dispositivo são suscetíveis às variações processar local que causam as falhas sistemáticas que afetam algumas regiões e não outras do circuito. As estruturas demasiadamente simplificadas do teste não podem sinalizar estas falhas durante processar. As microplaquetas de memória têm regiões grandes de disposições de pilha do armazenamento prestadas serviços de manutenção pelas regiões periféricas sizeable que consistem em circuitos de lógica. A densidade e a configuração do dispositivo em cada uma destas regiões na microplaqueta são completamente diferentes. Durante etapas processando estas regiões atuais diferentemente aos agentes process tais como etchants químicos e os plasmas que produzem em variações locais das taxas processando ocorrem que resultam em processar inferior sistemático em uma região ou no excesso que processa em outra. As microplaquetas de memória são particularmente prone a tais variações e emprestam-se também bem ao projeto de estruturas específicas do teste do produto para embandeirar estas aberrações. Diversas estruturas do teste são descritas que são dadas forma das regiões do produto do circuito integrado próprias. As estruturas são projetadas monitorar as etapas process específicas onde tais variações locais ocorrem. A invenção ensina o uso de estruturas específicas do teste do produto para a monitoração process de circuitos integrados do DRAM submicrónico. As estruturas descritas são parcelas da disposição de pilha equipada com as almofadas da ponta de prova do teste e são capazes da medição abrem e shorts nos wordlines e nos bitlines. Uma outra estrutura compreende uma corda testable de contatos do bitline.