A fault tolerant platform is provided that comprises two systems running pairs of processes in the active and standby state, one process from each pair running on each system. Each system comprises a fault-tolerance controlling process, first communication channels provided between the fault-tolerance controlling process and the processes in the active or standby state running on its system, and second communication channels provided between the fault-tolerance controlling processes. Management of fault tolerance (that is, promoting a process in a standby state to the active state, and making a process in an active state exit from the active state) is handled by the fault-tolerance controlling processes. A generic management of fault tolerant processes is thus provided in which fault detection and switchover is carried out independently of the applications. The invention thus ensures efficient and coherent switchover between active and standby processes.

Eine Störung tolerante Plattform ist, vorausgesetzt daß zwei Systeme enthält, die Paare Prozesse im aktiven und Bereitschaftszustand laufen lassen, ein Prozeß von jedem Paar, das auf jedes System läuft. Jedes System enthält einen Störung-Toleranz steuernden Prozeß, die ersten Kommunikationskanäle, die zwischen dem Störung-Toleranz steuernden Prozeß und den Prozessen im aktiven oder Bereitschaftszustand bereitgestellt werden, der auf seinem System und den zweiten Kommunikationskanälen bereitgestellt werden zwischen den Störung-Toleranz steuernden Prozessen läuft. Management der Fehlertoleranz (das heißt, einen Prozeß in einem Bereitschaftszustand zum aktiven Zustand fördernd und einen Prozeß in einem aktiven Zustandausgang vom aktiven Zustand bildend) wird durch die Störung-Toleranz steuernden Prozesse angefaßt. Ein generisches Management Störung der toleranten Prozesse wird folglich zur Verfügung gestellt, in welcher Störung Abfragung und in Umschalten unabhängig von den Anwendungen durchgeführt wird. Die Erfindung stellt folglich leistungsfähiges und zusammenhängendes Umschalten zwischen den aktiven und Bereitschaftsprozessen sicher.

 
Web www.patentalert.com

< (none)

< Microprocessor and debug system

> Relative logarithmic time stamps for reduced memory map size

> (none)

~ 00002