A capacitor that is adapted for construction over a substrate in the metal interconnect layers provided by conventional integrated circuit processes. The capacitor includes a first conducting layer separated from the substrate by a first dielectric layer and a second conducting layer separated from the first conduction layer by a second dielectric layer. The second conducting layer is divided into a plurality of electrically isolated conductors in an ordered array. Every other one of the conductors is connected to a first terminal, and the remaining conductors are connected to a second terminal. The first conducting layer includes at least one conductor which is connected to the first terminal. In one embodiment of the invention, the first conducting layer also includes a plurality of electrically isolated conductors in an ordered array, every other one of the conductors being connected to the first terminal and the remaining conductors being connected the second terminal.

Ein Kondensator, der für Aufbau über einem Substrat in den Metallverknüpfung Schichten angepaßt wird, stellte von den herkömmlichen Schaltungprozessen zur Verfügung. Der Kondensator schließt eine erste Leitschicht ein, die vom Substrat durch eine erste dielektrische Schicht und eine zweite Leitschicht getrennt werden von der ersten Übertragung Schicht durch eine zweite dielektrische Schicht getrennt wird. Die zweite Leitschicht wird in eine Mehrzahl der elektrisch lokalisierten Leiter in einer bestellten Reihe geteilt. Jeder andere der Leiter wird an einen ersten Anschluß angeschlossen, und die restlichen Leiter werden an einen zweiten Anschluß angeschlossen. Die erste Leitschicht schließt mindestens einen Leiter mit ein, der an den ersten Anschluß angeschlossen wird. In einer Verkörperung der Erfindung, schließt die erste Leitschicht auch eine Mehrzahl der elektrisch lokalisierten Leiter in einer bestellten Reihe, jeder andere der Leiter ein, die an den ersten Anschluß angeschlossen werden und der restlichen Leiter, die dem zweiten Anschluß angeschlossen werden.

 
Web www.patentalert.com

< (none)

< Method of reducing impurity contamination in semiconductor process chambers

> Printer color gamut optimization method

> (none)

~ 00002