In one apparatus, a number of obfuscated programming instructions are equipped to self-verify whether execution of the obfuscated programming instructions is being observed. In another apparatus, a number of obfuscated programming instruction are equipped to determine whether the apparatus is being operated in a mode that supports single step execution of the obfuscated programming instructions. In yet another apparatus, a number of obfuscated programming instruction are equipped to verify whether an amount of elapsed execution time has exceeded a threshold. In yet another apparatus, a first and a second group of obfuscated programming instruction are provided to implement a first and a second tamper resistant technique respectively, with the first and the second group of programming instructions sharing a storage location for a first and a second key value corresponding to the first and the second tamper resistant technique.

Em um instrumento, um número de instruções de programação ofuscadas são equipadas self-para verificar se a execução das instruções de programação ofuscadas está sendo observada. Em um outro instrumento, um número de instrução de programação ofuscada é equipada para determinar se o instrumento está sendo operado em uma modalidade que suporte a execução da única etapa das instruções de programação ofuscadas. Em contudo uns outros instrumentos, um número de instrução de programação ofuscada são equipados para verificar se uma quantidade de tempo de execução decorrido excedeu um ponto inicial. Em contudo uns outros instrumentos, um primeiro e segundo grupo da instrução de programação ofuscada são fornecidos para executar uma técnica resistente da primeira e segunda calcadeira respectivamente, com o primeiro e segundo grupo das instruções de programação que compartilham de uma posição do armazenamento para uma primeira e de um segunda valor da chave que corresponde à técnica resistente da primeira e segunda calcadeira.

 
Web www.patentalert.com

< (none)

< Racket with damping element in neck area

> Method for designing LSI circuit pattern

> (none)

~ 00005