The present invention provides an efficient streamlined pipeline for a counterflow pipeline processor with a renaming table. The counterflow pipeline includes an execution pipe having multiple instruction stages forming an instruction pipe, a plurality of result stages forming a result pipe, and a corresponding plurality of comparator/inserters. Each comparator/inserter couples an instruction stage to a corresponding result stages. The counterflow pipeline also includes a register exam stage with the renaming table. The renaming table has entries for associating each register value of an instruction with a unique renamed register number (RRN), thereby eliminating the need for arbitration and housekeeping (killing of stale register values), as instructions and their respective register values counterflow in the streamlined counterflow pipeline. An RRN counter, such as a modulo counter, is coupled to the renaming table and provides unique RRNs for assignment to new register values. In accordance with one embodiment of the invention, instructions are decoded and unique RRNs assigned to the source and destination operand registers. If there is no previous RRN assigned to a register operand, its register value is retrieved from a register file and inserted into the top of the result pipe. In addition, when an instruction execution produces a register result value in the execution pipe, the associated RRN and register value are inserted laterally into the result pipe. The register values and RRNs, in the form of result packages, are garnered by younger (later in program order) instructions counterflowing up the instruction pipe.

La presente invenzione fornisce una conduttura streamlined efficiente per un processor di conduttura di controcorrente una tabella di cambiamento titolo. La conduttura di controcorrente include un tubo di esecuzione che ha fasi multiple di istruzione formare un tubo di istruzione, una pluralità di fasi di risultato che formano un tubo di risultato e una pluralità corrispondente di comparator/inserters. Ogni comparator/inserter accoppia una fase di istruzione alle fasi corrispondenti di risultato. La conduttura di controcorrente inoltre include una fase del exam del registro con la tabella di cambiamento titolo. La tabella di cambiamento titolo ha entrate per l'associazione dell'ogni valore del registro di un'istruzione con un numero cambiato titolo unico del registro (RRN), quindi eliminando l'esigenza di arbitrato e del governo della casa (uccisione dei valori stantii del registro), poichè istruzioni e la loro controcorrente rispettiva di valori del registro nella conduttura streamlined di controcorrente. Un RRN ricambia, quale un contatore di modulo, è accoppiato alla tabella di cambiamento titolo e fornisce RRNs unico per l'assegnazione ai nuovi valori del registro. In conformità con un metodo di realizzazione dell'invenzione, le istruzioni sono decodificate e RRNs unico è assegnato ai registri di operando della destinazione e di fonte. Se non ci sono RRN precedenti assegnati ad un operando del registro, il relativo valore del registro è richiamato da una lima del registro ed è inserito nella parte superiore del tubo di risultato. In più, quando un'esecuzione di istruzione produce un valore di risultato del registro nel tubo di esecuzione, il valore collegato del registro e di RRN è inserito lateralmente nel tubo di risultato. I valori ed il RRNs del registro, sotto forma d'il risultato impacca, garnered tramite (più successivamente nell'ordine di programma) le istruzioni più giovani che counterflowing sul tubo di istruzione.

 
Web www.patentalert.com

< (none)

< Processor with enhanced instruction set

> Mechanism for efficient data access and communication in parallel computations on an emulated spatial lattice

> (none)

~ 00005