A computer system includes a first power rail having a first voltage level, such as 5 volts, and a second power rail having a second voltage level, such as 3.3 volts. A PCI connector receives a first type PCI card having I/O buffers operable at the first voltage level or receives a second type PCI card having adaptable I/O buffers operable at the first voltage level or the second voltage level. The PCI connector includes voltage I/O pins for supplying power to the I/O buffers. Sensing circuitry provides a sense signal having a first state when the first type PCI card is inserted and having a second state when the second type PCI card is inserted. Switching circuitry is responsive to the sense signal at the first state to provide the first voltage level on the voltage I/O pins and is responsive to the sense signal at the second state to provide the second voltage level on the voltage I/O pins.

Un système informatique inclut un premier rail de puissance ayant un premier niveau de tension, tel que 5 volts, et un deuxième rail de puissance ayant un deuxième niveau de tension, tel que 3.3 volts. Un connecteur de PCI reçoit un premier type carte de PCI ayant des amortisseurs d'I/O fonctionnels au premier niveau de tension ou reçoit un deuxième type carte de PCI ayant les amortisseurs adaptables d'I/O fonctionnels au premier niveau de tension ou au deuxième niveau de tension. Le connecteur de PCI inclut des goupilles de la tension I/O pour la puissance d'approvisionnement aux amortisseurs d'I/O. La sensation des circuits fournit un signal de sens ayant un premier état quand le premier type carte de PCI est inséré et avoir un deuxième état quand le deuxième type carte de PCI est inséré. Les circuits de commutation sont sensibles au signal de sens au premier état pour fournir le premier niveau de tension sur les goupilles de la tension I/O et sont sensibles au signal de sens au deuxième état pour fournir le deuxième niveau de tension sur les goupilles de la tension I/O.

 
Web www.patentalert.com

< (none)

< Apparatus and method for on-line replacement of a running program code and data using checkpoints

> System with multiple dynamically-sized logical FIFOs sharing single memory and with read/write pointers independently selectable and simultaneously responsive to respective read/write FIFO selections

> (none)

~ 00010