A multiple logical FIFO system uses a single main register file to store payload data in association with link data so as to form one linked list data structure for each logical FIFO in the system. A write pointer register file stores one write pointer for each logical FIFO. A read pointer register file stores one read pointer for each logical FIFO. A free register identifier indicates a free register address at all times unless the overall system is full. The free register address corresponds to one free register within the main register file. In a first embodiment, the free register identifier is implemented using a priority encoder. In a second embodiment, the free register identifier is implemented using a conventional FIFO buffer. In a third embodiment, the free register identifier is implemented using one of the logical FIFO buffers stored in the main register file.

Ein mehrfaches logisches Fifo System benutzt eine einzelne Hauptregisterakte, um Nutzlast Daten in Verbindung mit Verbindung Daten zu speichern, um eine verbundene Liste Datenstruktur für jede logische Fifo im System zu bilden. Eine schreibenzeigerregister-Akte Speicher man schreiben Zeiger für jede logische Fifo. Eine lasen gelesene Zeigerregister-Akte Speicher man Zeiger für jede logische Fifo. Eine freie Registerkennung zeigt eine freie Registeradresse ständig an, es sei denn das Gesamtsystem voll ist. Die freie Registeradresse entspricht einem freien Register innerhalb der Hauptregisterakte. In einer ersten Verkörperung wird die freie Registerkennung mit einem Priorität Kodierer eingeführt. In einer zweiten Verkörperung wird die freie Registerkennung mit einem herkömmlichen Fifo Puffer eingeführt. In einer dritten Verkörperung wird die freie Registerkennung mit einem der logischen Fifo Puffer eingeführt, die in der Hauptregisterakte gespeichert werden.