Tracing a short as a shortest path of explicit VLSI design component instances between two VLSI design component instances with different net names in a hierarchical design is a non-hierarchical problem. The method described in this document computes a shortest path of VLSI design leaf component instances containing at least one of the leaf design components causing the sort. To avoid exceeding available storage, the non-hierarchical instance information maintained during the process is pruned optimally. To achieve feasible performance, two methods to find "good" starting points are provided, based on geometrical distribution or based on connectivity information from the net build (if available).

Seguire uno short come percorso il più corto dei casi componenti di disegno esplicito di VLSI fra due casi componenti di disegno di VLSI con differenti nomi netti in un disegno gerarchico è un problema non-gerarchico. Il metodo descritto in questo documento computa un percorso il più corto dei casi componenti del foglio di disegno di VLSI che contengono almeno uno dei componenti di disegno del foglio che causano la specie. Per evitare di eccedere l'immagazzinaggio disponibile, le informazioni non-gerarchiche di caso effettuate durante il processo sono potate ottimamente. Per realizzare le prestazioni fattibili, due metodi per trovare "i buoni" punti di partenza sono forniti, basati su distribuzione geometrica o sono basati sulle informazioni di connettività dalla configurazione netta (se disponibile).