An instruction pipeline is provided which can handle stack cache misses without stalling. The instruction pipeline includes a stack cache fetch stage configured to retrieve data from a stack cache and a data cache fetch stage configured to retrieve data from a data cache. The instruction pipeline writes data out during a write stage that occurs at the end of the instruction pipeline. Thus, instead of stalling on a stack cache miss, the instruction pipeline can continue processing and issuing a data cache request in the data cache fetch stage for the required data. In addition, some embodiments of the invention include a feedback path between the stack cache fetch stage and pipeline stages following the stack cache fetch stage. If the stack cache fetch stage requires data from an address that is also being used by a later pipeline stage, the data in the later pipeline stage is sent to the stack cache fetch stage through the feedback path.

Трубопровод инструкции обеспечен может отрегулировать несоосность тайника стога без stalling. Трубопровод инструкции вклюает тайник стога fetch этап установленный для того чтобы retrieve данные от тайника стога и тайник данных fetch этап установленный для того чтобы retrieve данные от тайника данных. Трубопровод инструкции пишет данные вне во время этапа писания происходит на конце трубопровода инструкции. Таким образом, вместо stalling на несоосности тайника стога, трубопровод инструкции может продолжать обрабатывать и выдающ запрос тайника данных в тайнике данных fetch этап для требуемых данных. In addition, некоторые воплощения вымысла вклюают курс обратной связи между тайником стога fetch этап и этапы трубопровода следуя за тайником стога fetch этап. Если тайник стога fetch, то этап требует данных от адреса также используется более последним этапом трубопровода, данные в более последнем этапе трубопровода послан к тайнику стога fetch этап через курс обратной связи.