A memory refreshing system that can dynamically execute a self-refresh operation, even though the computer system is in a normal operational mode and can thus save the power consumption, and includes a memory refreshing system, for a memory system including a plurality of memory banks, which comprises a memory refreshing device, provided in each of the memory banks, for performing a refresh operation within a corresponding memory bank by, e.g., units of rows in response to a refresh request; a first memory refresh controller for supplying a refresh request to the memory system every first time period; a second memory refresh controller, provided for each of the memory banks, for supplying a refresh request to the corresponding memory bank every second time period that is longer than the first time period; a memory access monitor, provided for each of the memory banks, for detecting an access to the corresponding memory bank; a timer, provided for each of the memory banks, for generating a timer output when a first predetermined time has elapsed since a last access to the corresponding memory bank, and for canceling a counted timer value in response to the next access to the corresponding memory bank; and a selector, provided for each of the memory banks, for selecting one of the refresh requests from the first and the second memory refresh control means in accordance with the timer output.

Un sistema de la restauración de memoria que puede ejecutar dinámicamente una operación de la uno mismo-restauracio'n, aunque el sistema informático está en un modo operacional normal y puede ahorrar así el consumo de energía, e incluye un sistema de la restauración de memoria, para un sistema de la memoria incluyendo una pluralidad de bancos de memoria, que abarca un dispositivo de la restauración de memoria, con tal que en cada uno de los bancos de memoria, para realizar una operación de la restauración dentro de un banco de memoria correspondiente cerca, e.g., las unidades de filas en respuesta a una petición de la restauración; una primera memoria restaura el regulador para proveer una petición de la restauración al sistema de la memoria cada período de la primera vez; una segunda memoria restaura el regulador, con tal que para cada uno de los bancos de memoria, porque de proveer una petición de la restauración al banco de memoria correspondiente cada período de la segunda vez que sea más largo que la primera vez período; un monitor del acceso de memoria, con tal que para cada uno de los bancos de memoria, para detectar un acceso al banco de memoria correspondiente; un contador de tiempo, con tal que para cada uno de los bancos de memoria, para generar un contador de tiempo hecho salir cuando un primer predeterminó tiempo haya transcurrido desde un acceso pasado al banco de memoria el corresponder, y para cancelar un valor contado del contador de tiempo en respuesta al acceso siguiente al banco de memoria correspondiente; y un selector, con tal que para cada uno de los bancos de memoria, porque seleccionar uno de las peticiones de la restauración del primer y de la segundo memoria restaure los medios del control de acuerdo con la salida del contador de tiempo.

 
Web www.patentalert.com

< (none)

< Stack cache miss handling

> Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration

> (none)

~ 00012