Apparatus and method for reducing peak program current in memories include providing a memory with an array of memory cells arranged in rows and columns and having a plurality of current terminals and sequentially supplying current to each current terminal of the plurality of current terminals. The array is fabricated in a semiconductor chip with connections to a current supply within the semiconductor chip including a plurality of layers of metal connected by vias in the semiconductor chip. In one embodiment, the array includes tunnel junction MRAM cells integrated into a semiconductor chip with current sources. The current sources are integrated between the array of memory cells and the connections to the current supply within the semiconductor chip and are sequentially operated

I materiali ed il metodo per la riduzione della corrente peak di programma nelle memorie includono fornire una memoria un allineamento delle cellule di memoria organizzate nelle file ed in colonne ed avere una pluralità di terminali correnti ed in sequenza fornire la corrente ad ogni terminale corrente della pluralità di terminali correnti. L'allineamento è fabbricato in un circuito integrato a semiconduttore con i collegamenti ad un rifornimento corrente all'interno del circuito integrato a semiconduttore compreso una pluralità di strati di metallo collegati dai vias nel circuito integrato a semiconduttore. In un incorporamento, l'allineamento include le cellule della giunzione MRAM del traforo integrate in un circuito integrato a semiconduttore con le fonti correnti. Le fonti correnti sono integrate fra l'allineamento delle cellule di memoria ed i collegamenti al rifornimento corrente all'interno del semiconduttore scheggiano ed in sequenza sono funzionati