A method for optimizing the performance of a 64-bit PCI initiator when transferring a 64-bit data via a 64-bit PCI bus. The 64-bit PCI initiator receives a single 64-bit data for transfer via the 64-bit PCI bus. The 64-bit PCI initiator breaks the 64-bit data into a first 32-bit data and a second 32-bit data. The 64-bit initiator then initiates a data transaction with the target device arbitrating for ownership of the 64-bit PCI bus. Upon receiving ownership of the 64-bit PCI bus, the 64-bit PCI initiator transfers the first 32-bit data and then transfers the second 32-bit data to the target device via the 64-bit PCI bus. The first 32-bit data and the second 32-bit data are transferred by the 64-bit PCI initiator to the target device without the assertion of a REQ64# signal, such that a REQ64# ACK64# protocol is avoided, enabling a more efficient completion of the data transaction.

Une méthode pour optimiser l'exécution d'un initiateur 64-bit de PCI en transférant des données 64-bit par l'intermédiaire d'un autobus 64-bit de PCI. L'initiateur 64-bit de PCI reçoit des données 64-bit simples pour le transfert par l'intermédiaire de l'autobus 64-bit de PCI. L'initiateur 64-bit de PCI casse les données 64-bit en premières données de 32 bits et deuxièmes données de 32 bits. L'initiateur 64-bit lance alors une transaction de données avec le dispositif de cible arbitrant pour la propriété de l'autobus 64-bit de PCI. Lors de recevoir la propriété de l'autobus 64-bit de PCI, l'initiateur 64-bit de PCI transfère les premières données de 32 bits et puis transfère les deuxièmes données de 32 bits au dispositif de cible par l'intermédiaire de l'autobus 64-bit de PCI. Les premières données de 32 bits et les deuxièmes données de 32 bits sont transférées par l'initiateur 64-bit de PCI au dispositif de cible sans affirmation d'REQ64 # signal, tel que REQ64 # ACK64 # protocole est évité, permettant un accomplissement plus efficace de la transaction de données.

 
Web www.patentalert.com

< (none)

< System and method for selectively restricting access to memory for bus attached unit IDs

> Method and system for analyzing received signal strength

> (none)

~ 00019