A method and apparatus for selectively restricting access to a shared memory is presented in a computer network system having at least one bus capable of attaching a plurality of units to a shared memory. A first adapter unit is attached to the bus initiating a first address on the bus to access the shared memory and the adapter unit establishes control over the bus. An ID circuit is also provided that is in processing communication with the adapter and the bus for associating an adapter address to a unit id, where the circuit id is capable of detecting when a first ID belongs to the first adapter that has been given control of said bus. A memory control unit is attached to the bus for utilizing the first address for accessing said shared memory. An address checker circuit is in processing communication with the bus and is provided. The checker circuit is capable of associating a second address with a second adapter ID. An error generator is also provided for comparing values of the first address and first adapter ID to the second adapter ID and address to one another which will generate an error indicator when the values agree.

Een methode en een apparaat om toegang tot een gedeeld geheugen worden selectief te beperken voorgesteld in een systeem dat van het computernetwerk minstens één bus geschikt om een meerderheid van eenheden aan een gedeeld geheugen heeft vast te maken. Een eerste adaptereenheid is in bijlage aan de bus in werking stellend een eerste adres op de bus om tot het gedeelde geheugen toegang te hebben en de adaptereenheid vestigt controle over de bus. Een kring van identiteitskaart wordt ook verstrekt die in verwerkingscommunicatie met de adapter en de bus voor het associëren van een adapteradres aan een eenheidsidentiteitskaart is, waar kringsidentiteitskaart kan ontdekken wanneer een eerste identiteitskaart tot de eerste adapter behoort die controle van bovengenoemde bus is gegeven. Een eenheid van de geheugencontrole is in bijlage aan de bus voor het gebruiken van het eerste adres voor de toegang tot van bovengenoemd gedeeld geheugen. Een kring van de adrescontroleur is in verwerkingscommunicatie met de bus en verstrekt. De controleurskring kan een tweede adres met een tweede adapteridentiteitskaart associëren. Een foutengenerator wordt ook verstrekt voor elkaar het vergelijken van waarden van de eerste toespraak en eerste adapteridentiteitskaart bij tweede adapteridentiteitskaart en toespraak aan die een foutenindicator zullen produceren wanneer de waarden akkoord gaan.

 
Web www.patentalert.com

< (none)

< Method and arrangement for hierarchical control of multiple test access port control modules

> Method and system for optimized data transfers in a mixed 64-bit/32-bit PCI environment

> (none)

~ 00019