The present invention provides novel power saving methods for programmable logic array (PLA) circuits. One method is to store the results of a previous PLA operation, and bypass a new operation if the inputs are the same as previous operation. Another method is to reset the PLA outputs when the correct results can be achieved by resetting output latches. A large PLA is divided into smaller sub-PLA's while individual sub-PLA's are controlled separately. It is therefore possible to save power by bypassing unrelated sub-PLA's. PLA's of the present invention consume less power than equivalent prior art PLA's by orders of magnitudes. For most cases, PLA's of the present invention also have better performance and better cost efficiency. The design procedures are completely controlled by user-friendly computer aid design tools. The regular structures of PLA and the simplicity in connections allow us to avoid RC effects of conductor lines. We are able to achieve full performance improvement as IC technologies continue to progress into smaller and smaller critical dimensions.

La presente invenzione fornisce i metodi di saving di alimentazione del romanzo per i circuiti programmabili di allineamento di logica (PLA). Un metodo deve immagazzinare i risultati di un funzionamento precedente di PLA ed esclude un nuovo funzionamento se gli input sono gli stessi del funzionamento precedente. Un altro metodo deve ripristinare le uscite di PLA quando i risultati corretti possono essere raggiunti ripristinando i fermi dell'uscita. Un grande PLA è diviso nei più piccoli secondario-Sub-PLA's mentre i diversi secondario-Sub-PLA's sono controllati esclusivamente. È quindi possibile conservare l'alimentazione escludendo i secondario-Sub-PLA's indipendenti. I PLA's di presente invenzione consumano meno alimentazione che i PLA's equivalenti di arte anteriore dagli ordini delle grandezze. Per la maggior parte dei casi, i PLA's di presente invenzione inoltre hanno le prestazioni migliori ed efficacia economica migliore. Le procedure di progettazione completamente sono controllate dagli strumenti di progettazione facili da usare del sussidio del calcolatore. Le strutture normali del PLA e della semplicità nei collegamenti permettono che noi evitiamo gli effetti di RC delle linee del conduttore. Possiamo realizzare il miglioramento completo di prestazioni poichè le tecnologie di IC continuano a progredire nelle più piccole e più piccole dimensioni critiche.